AMD Zen 3 mohol ponúknuť rozlúčku s CCX, funkcia bola aktualizovaná SMT
With its next-generation 'Zen 3' CPU microarchitecture designed for the 7 nm EUV silicon fabrication process, AMD could bid the 'Zen' compute complex or CCX farewell, heralding chiplets with monolithic last-level caches (L3 caches) that are shared across all cores on the chiplet. AMD embraced a quad-core compute complex approach to building multi-core processors with 'Zen.' At the time, the 8-core 'Zeppelin' die featured two CCX with four cores, each. With 'Zen 2,' AMD reduced the CPU chiplet to only containing CPU cores, L3 cache, and an Infinity Fabric interface, talking to an I/O controller die elsewhere on the processor package. This reduces the economic or technical utility in retaining the CCX topology, which limits the amount of L3 cache individual cores can access.
Tieto a šťavnatejšie podrobnosti o „Zen 3“ boli zverejnené prostredníctvom uniknutej (neskôr odstránenej) technickej prezentácie spoločnosti CTO Mark Papermaster. Čo sa týka vecí EPYC, dizajnérske úsilie spoločnosti AMD bude stáť na čele modulu „Miláno“ s viacerými čipmi, ktorý má až 64 jadier rozmiestnených v ôsmich osemjadrových chipletoch. Papermaster hovoril o tom, ako budú jednotlivé chiplety obsahovať „zjednotených“ 32 MB medzipamäte poslednej úrovne, čo znamená znehodnotenie topológie CCX. Tiež podrobne aktualizoval implementáciu SMT, ktorá zdvojnásobila počet logických procesorov na fyzické jadro. I / O rozhranie 'Milan' si zachová PCI-Express gen 4.0 a 8-kanálové DDR4 pamäťové rozhranie.
Očakáva sa, že v Miláne bude debutovať s EPYC v Q3-2020. Približne v rovnakom čase spoločnosť AMD vyšle „Janov“, procesor novej generácie spoločnosti, ktorý ohlasuje všetky nové podnikové zásuvky s názvom SP5. Nový soket dáva AMD možnosť aktualizovať a rozširovať I / O, ako je zväčšenie šírky rozhrania pamäte, pridanie ďalších pruhov PCIe atď. Platforma SP5 spolu s „Janovom“ mohla vidieť svetlo do roku 2021-22.
Source: Tom's Hardware
Tieto a šťavnatejšie podrobnosti o „Zen 3“ boli zverejnené prostredníctvom uniknutej (neskôr odstránenej) technickej prezentácie spoločnosti CTO Mark Papermaster. Čo sa týka vecí EPYC, dizajnérske úsilie spoločnosti AMD bude stáť na čele modulu „Miláno“ s viacerými čipmi, ktorý má až 64 jadier rozmiestnených v ôsmich osemjadrových chipletoch. Papermaster hovoril o tom, ako budú jednotlivé chiplety obsahovať „zjednotených“ 32 MB medzipamäte poslednej úrovne, čo znamená znehodnotenie topológie CCX. Tiež podrobne aktualizoval implementáciu SMT, ktorá zdvojnásobila počet logických procesorov na fyzické jadro. I / O rozhranie 'Milan' si zachová PCI-Express gen 4.0 a 8-kanálové DDR4 pamäťové rozhranie.
Očakáva sa, že v Miláne bude debutovať s EPYC v Q3-2020. Približne v rovnakom čase spoločnosť AMD vyšle „Janov“, procesor novej generácie spoločnosti, ktorý ohlasuje všetky nové podnikové zásuvky s názvom SP5. Nový soket dáva AMD možnosť aktualizovať a rozširovať I / O, ako je zväčšenie šírky rozhrania pamäte, pridanie ďalších pruhov PCIe atď. Platforma SP5 spolu s „Janovom“ mohla vidieť svetlo do roku 2021-22.
Source: Tom's Hardware